В настоящее время полностью цифровые системы ФАПЧ начинают широко использоваться в системах синхронизации процессоров . Несмотря на это, математические основы для поведенческого моделирования и анализа рабочих характеристик таких систем не достаточно развиты. Целью работы являлось разработка поведенческой модели полностью цифровой системы ФАПЧ. В основе предложенной поведенческой модели лежат разностные уравнения.
Полностью цифровая система ФАПЧ состоит из частотно-фазового детектора, преобразователя сигнала ошибки фазового детектора в цифровой код, цифрового фильтра нижних частот, перестраиваемого цифровым кодом генератора, ДПКД. По своей структурной схеме полностью цифровая система ФАПЧ ни чем не отличается от аналоговых систем ФАПЧ, за исключением преобразователя фазовой ошибки в цифровой код. Этот преобразователь включается между частотно-фазовым детектором и цифровым фильтром нижних частот. В ПЦ ФАПЧ наибольшее распространение получили импульсные частотно-фазовые детекторы. Длительность импульсов на выходе таких детекторов, включенных в систему ФАПЧ, определяется разностью фаз между сигналом опорного генератора и сигналом с выхода ДПКД.
Зная частоту опорного генератора Еопорг [п], выражение для частоты сигнала с выхода ДПКД можно записать также: Импульсный частотно-фазовый детектор отслеживает разность фаз между положительными или отрицательными фронтами сигналов, приходящих на его входы. Поэтому Atn и Агп+1 следует рассматривать как интервалы времени между положительными или отрицательными фронтами сигналов в моменты времени п-Топорг и {п + )-Топорг. На входы импульсного частотно-фазового детектора приходят сигнал опорного генератора с фазой Фопорг [и] и Фйы [и], разность фаз этих сигналов: Преобразователь фазовой опшбки в цифровой код формирует цифровой код Nnp [и], пропорциональный ФЧФД [и-l]: Разрядность этого кода ограничена главным образом сложность схемотехнического исполнения преобразователя. „, Цифровой код, пропорциональный фазовой ошибке, поступает на цифровой фильтр нижних частот. В разработанной нами полностью цифровой системе ФАПЧ используется рекурсивный фильтр нижних частот второго порядка. Разностное уравнение для такого фильтра имеет вид: Коэффициенты ал,Ъх,Ъ2- неотрицательные числа. Перестраиваемый генератор представляет собой кольцевой генератор с изменяемыми цифровым кодом задержками его элементов. Фаза колебаний Флг [и] кольцевого генератора может быть представлена как сумма значения фазы колебаний ФЛг[" + 1] и Д°ба~ вочной величины Кпг ? Nm0 [п]: В этом выражении NH4<P [и] — цифровой код с выхода рекурсивного фильтра. Коэффициент Кпг определяется выражением: В режиме синхронизма ФЧФД[п] должно быть равно нулю в реальных полностью цифровых системах ФАПЧ: Как и в случае аналоговой системы, ФАПЧ Фдтг — малое допустимое значение. В полностью цифровых системах ФАПЧ достижимое наименьшее значение фазовой ошибки Фдопст определятся значением АТПГ. Сравнивая выражения, полученные для аналоговой системы ФАПЧ, видно, что полностью цифровая система ФАПЧ не имеет каких-либо принципиальных отличий от аналоговой системы ФАПЧ. Вместо интегро-дифференциального уравнения полностью цифровая система ФАПЧ описывается системой разностных уравнений. В ряде случаев при использовании в аналоговых системах ФАПЧ импульсных частотно-фазовых детекторов удается получить приемлемые спектральные параметры выходных колебаний. Это обусловлено хорошими фильтруюнщми свойствами импульсных частотно-фазовых детекторов. Отсутствие инерционного звена, которым является фильтр нижних частот, позволяет реализовать предельное быстродействие синтезаторов частоты на основе такой системы ФАПЧ . Для бесфильтровой полностью цифровой системы ФАПЧ следует положить, что: фпг Н = Флг [п + ц + Кпг ? NnP [п] т. е. исключить из рассмотрения разностное уравнение рекурсивного фильтра югжних частот. Приведенные в статье разностные уравнения в первую очередь необходимы для поведенческого моделирования полностью цифровой системы ФАПЧ в среде Matlab или средствами САПР фирмы Cadence. Методика моделирования с применением разностных уравнений апробирована при разработке полностью цифровой системы ФАПЧ для 32-разрядных RISC процессоров на одном из предприятий электронной промышленности г. Зеленоград.